

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-224211
(43)Date of publication of application : 03.09.1993

(51)Int.CI.

G02F 1/1337
G02F 1/133
G02F 1/1337
G02F 1/136

(21)Application number : 04-061490

(71)Applicant : CANON INC

(22)Date of filing : 17.02.1992

(72)Inventor : FUJIWARA RYOJI


KUREMATSU KATSUMI
KANEKO SHUZO
MURAKAMI TOMOKO
MARUYAMA TOMOKO

(54) OPTICAL MODULATING ELEMENT AND ACTIVE MATRIX SUBSTRATE FOR THE SAME

(57)Abstract:

PURPOSE: To improve the display grade of a display device by applying the above element to this device.

CONSTITUTION: The optical modulating element having a liquid crystal layer 11, plural substrates 14 for clamping this layer and a voltage impressing means which is formed on the substrate and impresses a voltage to this liquid crystal layer is directly provided with oriented films 10 consisting of diagonally vapor deposited films having a so-called 'interstice structure' on the electrode 13 surfaces constituting the voltage impressing means and is so constituted that the charge transfer between the liquid crystal layer and the electrode surface is executed through the interstices. The diagonal vapor deposition is executed in the state that the shades of the projections by the thin-film transistors constituting the voltage impressing means are confined or substantially confined within the row electrodes or column electrodes likewise constituting the voltage impressing means.



LEGAL STATUS

[Date of request for examination] 08.06.1998

[Date of sending the examiner's decision of rejection] 18.01.2000

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]


[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]



(51)Int.Cl. ⁵	識別記号	序内整理番号	F I	技術表示箇所
G 0 2 F	1/1337	5 1 0	9225-2K	
	1/133	5 5 0	7820-2K	
	1/1337	5 1 5	9225-2K	
	1/136	5 0 0	9018-2K	

審査請求 未請求 請求項の数16(全 12 頁)

(21)出願番号	特願平4-61490	(71)出願人	000001007 キヤノン株式会社 東京都大田区下丸子3丁目30番2号
(22)出願日	平成4年(1992)2月17日	(72)発明者	藤原 良治 東京都大田区下丸子3丁目30番2号キヤノン株式会社内
		(72)発明者	博松 克巳 東京都大田区下丸子3丁目30番2号キヤノン株式会社内
		(72)発明者	金子 修三 東京都大田区下丸子3丁目30番2号キヤノン株式会社内
		(74)代理人	弁理士 伊東 哲也 (外1名)


最終頁に続く

(54)【発明の名称】 光学変調素子およびそれ用のアクティブマトリクス基板

(57)【要約】

【目的】 表示装置に適用してその表示品位を向上する。

【構成】 液晶層11と、これを挟持する複数の基板14と、該基板上に形成され前記液晶層へ電圧を印加する電圧印加手段とを具備した光学変調素子において、前記電圧印加手段を構成する電極13面上に、いわゆる「隙間構造」を有する斜方蒸着膜からなる配向膜10を直接設け、前記液晶層と電極面との電荷移動が前記隙間を通じて行なわれるよう構成する。また、前記斜方蒸着膜を、前記電圧印加手段を構成する薄膜トランジスタによる突起の影が同じく電圧印加手段を構成する行電極または列電極内に收まるかあるいはほとんど收まる状態で行なう。



【特許請求の範囲】

【請求項1】 液晶層と、これを挟持する複数の基板と、該基板上に形成され前記液晶層へ電圧を印加する電圧印加手段とを具備した光学変調素子において、斜方蒸着配向膜が前記電圧印加手段を構成する電極面上に直接形成されているとともに、該配向膜が隙間構造を有し、該隙間を通じて前記液晶層と電極面との電荷移動が行なわれることを特徴とする光学変調素子。

【請求項2】 前記電圧印加手段が、少なくとも画素電極、信号電極、走査電極およびアクティブスイッチング素子からなり、前記液晶層のリセットおよび書き込みとともにアクティブマトリクス駆動により行なわれることを特徴とする請求項1記載の光学変調素子。

【請求項3】 前記斜方蒸着配向膜の材質が、無機酸化物であることを特徴とする請求項1記載の光学変調素子。

【請求項4】 前記無機酸化物の主成分がSiOであることを特徴とする請求項3記載の光学変調素子。

【請求項5】 前記SiO斜方蒸着膜のカラム長が0.01μm以上で0.6μm以下であることを特徴とする請求項4記載の光学変調素子。

【請求項6】 前記SiO斜方蒸着膜のカラム角度が0～60°であることを特徴とする請求項4記載の光学変調素子。

【請求項7】 前記無機酸化物の材質がZrO₂であることを特徴とする請求項3記載の光学変調素子。

【請求項8】 前記無機酸化物の材質がTiO₂であることを特徴とする請求項3記載の光学変調素子。

【請求項9】 前記液晶が強誘電性液晶であることを特徴とする請求項1～8のいずれかに記載の光学変調素子。

【請求項10】 行電極と列電極に沿ってマトリクス状に並置配列している絵素電極とこれをスイッチングするための薄膜トランジスタを有する基板に、液晶を配向させるための配向膜を斜方蒸着法によって形成した光学変調素子用アクティブマトリクス基板において、前記斜方蒸着を行なう際、前記薄膜トランジスタによる突起の影が前記行電極あるいは列電極内におさまるかあるいはほとんどおさまるように前記薄膜トランジスタを配置したことを特徴とする光学変調素子用アクティブマトリクス基板。

【請求項11】 前記斜方蒸着の蒸着方向が列電極に平行であり、かつ薄膜トランジスタが列電極内に配置され、かつ前記薄膜トランジスタの幅が前記列電極の幅以下であることを特徴とする請求項1記載のアクティブマトリクス基板。

【請求項12】 前記斜方蒸着の蒸着方向が行電極に平行であり、かつ薄膜トランジスタが行電極内に配置され、かつ前記薄膜トランジスタの幅が前記行電極の幅以下であることを特徴とする請求項1記載のアクティブマ

トリクス基板。

【請求項13】 前記薄膜トランジスタが列電極と行電極の交差部分に隣接する絵素開口部分の角に配置されており、この時の斜方蒸着の蒸着方向が前記薄膜トランジスタから電極へ向かう方向であることを特徴とする請求項1記載の液晶表示装置用アクティブマトリクス基板。

【請求項14】 前記薄膜トランジスタが行電極内、あるいは行電極内に配置され、かつ前記薄膜トランジスタの幅が列および行電極幅以下であり、かつ前記薄膜トランジスタ突起部分の高さをd、蒸着粒子入射角度をθ、薄膜トランジスタと薄膜トランジスタ上を通り蒸着方向に伸びる直線が列または行電極と交わる点との距離の最小値をL_{min}とした場合、

$$L_{min} > d / \tan \theta$$

であることを特徴とする請求項1記載のアクティブマトリクス基板。

【請求項15】 対向基板とともに液晶層を挟持することによって液晶表示装置用の光学変調素子を構成することを特徴とする請求項10～14のいずれかに記載のアクティブマトリクス基板。

【請求項16】 前記配向膜が前記行、列および絵素の各電極面上に直接接触して形成されているとともに、該配向膜が隙間構造を有し、該隙間を通じて前記液晶層と電極面との電荷移動が行なわれることを特徴とする請求項15記載のアクティブマトリクス基板。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、階調表示を行なうための光学変調素子および光学変調素子用アクティブマトリクス基板に関し、特に少なくとも2つの安定状態を有する液晶、例えば強誘電性液晶を用いた階調表示用液晶素子として好適な光学変調素子および配向膜として斜方蒸着膜を有する光学変調素子用アクティブマトリクス基板に関する。

【0002】

【従来の技術】 従来の液晶表示装置は、光学変調素子を単純マトリクス駆動する白黒(2値)表示のものが一般的であった。一方、階調表示を目的としたアクティブマトリクス駆動法については、特開平2-1892に開示されている。

【0003】 このアクティブマトリクス駆動法は、一つの画素に対して一つのスイッチング素子により、リセット信号と書き込み信号を位相をずらしてそれぞれ印加し、この書き込み信号により画素電極に注入される電荷量Qと強誘電性液晶(以下FLCと称す)の有する自発分極P_sの反転による電荷キャンセル量△S・P_s(△Sは反転面積)とのバランスにより、ドメイン階調(面積階調)を実現しようとするものであった。

【0004】

【発明が解決しようとする課題】 上記駆動方法は、双安

定強誘電性液晶を用いた階調表示には非常に有効な手段であるが、同時にいくつかの欠点を有する場合がある。

【0005】そのひとつに、電圧-透過率特性におけるヒステリシス現象がある。以下その現象を説明する。

【0006】図14は、一般に用いられる強誘電性液晶素子の構成図である。図14において、14, 14'は基板、13, 13'は透明導電層、12, 12'は絶縁層、10, 10'は配向層、11は強誘電性液晶層である。

【0007】図15は、図14の強誘電性液晶素子を用いてアクティブマトリクス電荷制御駆動で階調表示を行なう時の等価回路である。図15において、T₁₁, T₁₂, T₂₁, T₂₂, ……はアクティブマトリクス駆動のスイッチング素子に用いる薄膜トランジスタ(TFT)を示している。LC₁₁, LC₁₂, LC₂₁, LC₂₂, ……はそれぞれの薄膜トランジスタT₁₁, T₁₂, T₂₁, T₂₂, ……のドレイン電極4, 4', 4'', 4''', ……と対向電極8とによって挟持された強誘電性液晶からなる画素である。

【0008】さて、上記回路を用いて各画素に図16(a)のような駆動波形で1周期16.7mS(60Hz)のリセットパルス101と各階調に応じた書き込みパルス102を印加すると、図16(b)に示すような透過率(T)を生ずる。このときの103で示す透過率がほぼ書き込みパルス102に対応する透過率である。次に、図16(a)の如き駆動波形の書き込みパルス102のパルス高に対する透過率103をプロットしたものが、上述した電圧-透過率特性である。その一例を図17に示す。図から明らかなように、電圧昇圧時104と降圧時105との間で透過率の異なるいわゆるヒステリシス現象が認められる。

【0009】上記ヒステリシス現象を定性的に説明したのが図18である。図18(a)は図17の104に相当している。すなわち、黒ドメインを減少させる方向であり駆動の面から見ると、リセット後、白を書き込む必要がある。一方、図18(b)は黒ドメインを増加させる方向であり、駆動の面から見るとリセット後、白を書き込む必要がない。すなわち、書き込みパルスについて見た場合、前者(104)は後者(105)と比較して、より大きな電圧を必要とすることになる。

【0010】以上述べたように、図16(a)のような駆動法で電荷制御方式により階調表示を行なう場合、必然的に電圧-透過率特性にヒステリシス現象が生じる。

【0011】さらに加えて、上記のようなアクティブマトリクス駆動を行なった場合、駆動時の長時間にわたる直流電圧(DC)成分の連続印加により、液晶の応答が阻害され、透過率が次第に減少する「フェーディング現象」なる問題が生じる。

【0012】図16(a)の如き駆動波形を印加した場合に生ずるフェーディング現象を図19に示す。図19

より、繰り返しパルス印加により透過率が次第に減少する様子が明確にわかる。

【0013】図20を用いて上記のフェーディング現象を説明する。図16(a)に示す波形では液晶から見て幾何学的にはプラスのDC成分が過剰に印加される。図20は、このDC成分がどのように液晶に作用するかを示している。すなわち、図20において、プラスのDC成分の印加により、絶縁層部12, 12'と液晶部分11との間に電荷の蓄積が起こり、この電荷蓄積成分による液晶分圧がマイナス方向となり、この結果次第に「白」書込みがされ難くなる。

【0014】同様に、液晶に電圧が印加されると液晶の持つ自発分極(P_s)により電荷蓄積が生じ、その緩和時間分程度の間、透過率が一定にならない、いわゆる「不安定性」なる現象も生じる。

【0015】上述のようなヒステリシス現象、フェーディング現象および不安定性現象はアクティブマトリクス方式で階調表示を行なう場合、画素表示電圧が一義的に決められないため、非常に大きな問題となっている。

【0016】本発明の第1の目的は、前述のような欠点を解消した光学変調素子を提供することであり、詳しくは上記ヒステリシス、フェーディングおよび不安定性現象を低減させ、かつ液晶の配向性の良好な光学変調素子を提供することである。

【0017】一方、上述のような光学変調素子において、配向膜としてSiO₂やZrO₂等の斜方蒸着膜を用いることが提案されている。

【0018】図21は、このような斜方蒸着膜を用いた液晶表示装置用アクティブマトリクス基板の従来例を示す。図21において、基板上に設けられた行電極601と列電極602の交差部分の横に表示絵素(画素)電極603とスイッチング薄膜トランジスタ(TFT)604が組み込まれている。これらの電極およびTFTの上には、液晶を配向させるための配向膜を斜方蒸着法により作製してある。図21中のTFT604部分におけるI-II断面図を図22に示す。図22において、701はA1あるいはC_r等のゲート電極で、このゲート電極701の上に、ゲート絶縁膜702があり、さらに、アモルファスSi層703、アモルファスSi(n+)層704を介してドレイン電極705、ソース電極706とこれにつながった絵素電極707がある。これらの上に保護絶縁膜708、液晶配向膜709が積み重なる構造となっている。

【0019】斜方蒸着法を図23を参照しながら説明する。図中801は真空槽である。排気孔804の部分からディフュージョンポンプ、ターボポンプ等で真空を保持している。蒸着源802から液晶表示装置用アクティブマトリクス基板803に対して、入射角θで蒸着を行なう。蒸着源には通常SiO₂やTiO₂等が用いられる。この方法により、カラムが密集した蒸着膜が形成され、

この蒸着膜を液晶を配向させるための配向膜として用いる。

【0020】上記第1の基板(図14の14)と対向電極(同13')を有する第2の基板(同14')を貼り合わせ、液晶(同11)を注入して液晶表示装置パネルを作製している。

【0021】しかし、図13に示したようにトランジスタ部分604は他の部分と比較して突起しているため、配向膜を蒸着する際、突起の影には蒸着粒子が到達せず蒸着膜は形成されない。このため液晶を注入した場合、配向膜の形成されなかった部分およびその周辺では配向欠陥が発生してしまうという問題を有していた。

【0022】本発明では、上述した従来技術が有する問題点について、絵素電極内に配向欠陥が入り込まないようにし、輝度、コントラストともに良好な画像表示を行なうことを第2の目的とする。また、画素領域の面積に対する画素電極の占める面積で表わされる開口率を高くすることを第3の目的とする。

【0023】

【課題を解決するための手段】上記の第1の目的を達成するため、本発明の第1の態様では、液晶層と、これを挟持する複数の基板と、該基板上に形成され前記液晶層へ電圧を印加する電圧印加手段とを具備した光学変調素子において、前記電圧印加手段を構成する電極面上に、いわゆる「隙間構造」を有する斜方蒸着膜からなる配向膜を直接設け、前記液晶層と電極面との電荷移動が前記隙間を通じて行なわれるよう構成したことを特徴とする。すなわち、この第1の態様において、図14の絶縁層12、12'および図22の保護絶縁膜708に相当する層は設けられていない。

【0024】上記の第2および第3の目的を達成するため、本発明の第2の態様では、行電極と列電極に沿ってマトリクス状に並置配列している絵素電極とこれをスイッチングするための薄膜トランジスタを有する基板に、液晶を配向させるための配向膜を斜方蒸着法によって形成した光学変調素子用アクティブマトリクス基板において、斜方蒸着を行なう際、前記薄膜トランジスタを、該薄膜トランジスタによる突起の影が前記行電極あるいは列電極内におさまるかあるいはほとんどおさまるように配置したことを特徴とする。なお、この第2の態様において、図14の絶縁層12、12'および図22の保護絶縁膜708に相当する層は設けてもよく、設けなくてよい。

【0025】

【作用】上記の第1の態様によると、配向膜としていわゆる隙間構造を有する斜方蒸着膜を用いて液晶層と電極との間を導電可能にしたため、アクティブマトリクス駆動において、上記ヒステリシス、フェーディングおよび不安定性のない階調表示を可能にし、かつ良好な配向状態をも可能にすることができます。

【0026】また、上記の第2の態様によると、配向欠陥が、電極上には生じても表示画素内には生じないよう、薄膜トランジスタの配置を考慮したため、開口率を高くし、かつ輝度、コントラストともに良好な画像表示を行なうことができる。

【0027】本発明で用いうる光学変調物質としては、加えられる電界に応じて第1の光学的安定状態(例えば明状態を形成するものとする)と第2の光学的安定状態(例えば暗状態を形成するものとする)を有する、すなわち電界に対する少なくとも2つの安定状態を有する物質、特にこのような性質を有する液晶が最適である。

【0028】本発明の光学変調素子で用いることができる少なくとも2つの安定状態を有する液晶としては、強誘電性を有するカイラルスマクティック液晶が最も好ましく、そのうちカイラルスマクティックC相(SmC*)、H相(SmH*)、I相(SmI*)、F相(SmF*)やG相(SmG*)の液晶が適している。

【0029】より具体的には、デシロキシベンジリデン-P'-アミノ-2-メチルブチルシンナメイト(DO BAMB C)、ヘキシルオキシベンジリデン-P'-アミノ-2-クロロプロピルシンナメイト(HOBAC P C)および4-o-(2-メチル)ブチルレゾルシリデン-4'-オクチルアニリン(MBRA8)等が挙げられる。

【0030】これらの材料を用いて素子を構成する場合、液晶化合物を、それがSmC*、SmH*、SmI*、SmF*、またはSmG*となるような温度状態に保持するため、必要に応じて素子をヒータが埋め込まれた銅ブロック等により支持することができる。

【0031】図24は、強誘電性液晶セルの一例を模式的に描いたものである。14と14'は、ITO(In di um Tin Oxide)等の透明電極がコートされた基板(ガラス板)であり、その間に液晶分子層がガラス面に垂直になるように配向したSmC*相の液晶11が封入されている。太線で示した線201が液晶分子を表わしており、この液晶分子201は、その分子に直交した方向に双極子モーメント(P_⊥)202を有している。基板14と14'上の電極(図示せず)間に一定の閾値以上の電圧を印加すると、液晶分子201のらせん構造がほどけ、双極子モーメント(P_⊥)202はすべて電界方向に向くよう、液晶分子201の配向方向を変えることができる。液晶分子201は細長い形状を有しており、その長軸方向と短軸方向で屈折率異方性を示し、したがって例えばガラス面の上下に互いにクロスニコルの位置関係に配置した偏光子を置けば、電圧印加極性によって光学特性が変わる液晶光学変調素子となることは、容易に理解される。

【0032】さらに液晶セルの厚さを充分に薄くした場合(例えば1μm)には、一定の閾値以上の極性の異なる電界EまたはE'を付与すると、双極子モーメントは

図25に示す如く電界EまたはE'の電界ベクトルに対応して上向き203または下向き204と向きを変え、それに応じて液晶分子は第1の安定状態205(明状態)かあるいは第2の安定状態206(暗状態)の何れか一方に配向する。

【0033】このような強誘電性液晶を光学変調素子として用いることの利点は2つある。第1に応答速度が極めて速いこと、第2に液晶分子の配向が双安定性を有することである。第2の利点を例えば図25によって説明する。電界Eを印加すると液晶分子は第1の安定状態205に配向するが、この状態は電界を切ってもこの第1の安定状態205が維持され、また、逆向きの電界E'を印加すると、液晶分子は第2の安定状態206に配向してその分子の向きを変えるが、やはり電界を切ってもこの状態に保ち、それぞれの安定状態でメモリ機能を有している。このような応答速度の速さと、双安定性が効率的に実現されるには、セルとしてはできるだけ薄い方が好ましく、一般的には0.5~20μm、特に1~5μmが適している。

【0034】この種の強誘電性液晶を用いたマトリクス電極構造を有する液晶-電気光学装置は例えば米国特許4,367,924号や4,840,4102号明細書で提案されている。

【0035】

【実施例】

実施例1

以下、本発明の実施例を説明する。

10 【0038】また、SiO斜方蒸着配向膜10,10'は図2に示す蒸着装置にて作製した。図2において、20は真空チャンバ、21は基板(図1の基板14または14')、22はSiO蒸発源であるチムニーランプ、23は蒸発源22の電源、24はスリット、25は基板21を送るローラ、26はロータリーポンプ、27はメカニカルブースターポンプ、28はクライオポンプ、29,29'は切り替えバルブである。

【0039】蒸発源22から出たSiO粒子はスリット24を経て基板21に達する。一方、ローラ25は角速度ωで回転しており、これにより基板21も一定速度vで移動している。また基板は図中に示す如くθの傾きを持っており、スリット24によりθの角度成分を持ったSiO粒子のみが基板21に到達できる。本実施例における蒸着条件を表1に示す。

【0040】

【表1】

パラメータ	条件
蒸着角度	θ ~ 80 deg
蒸着速度	DR ~ 1 Å/sec
蒸着時厚	300 ~ 400 Å/sec
蒸発源	SiO粉末(10M)

【0041】上述の方法でSiO斜方蒸着配向膜10(図1)を作製した基板14の該配向膜上にギャップ剤として1.5μmφシリカビーズをスピナー塗布し、乾燥後、シール剤を印刷して、同様の斜方蒸着配向膜10'を作製した対向基板14'を重ね合わせてセルを作製し、その中に強誘電性液晶を真空注入して光学変調素子を作成した。

【0042】図3は図1の光学変調素子の画素電極側の拡大断面図である。図3において、11は強誘電性液晶、14はガラス基板、6は TFT、13はITOからなる画素電極、9はSiO斜方蒸着配向膜10を構成するSiOカラム、1aはゲート信号線である。TFT6は画素電極13に接続しており、書き込み信号V_wまたはリセット信号V_rをゲート信号によりスイッチングして該信号を画素電極13に導いている。一方、図示しな

い対向電極(13')側も配向膜(10')は上記と同様に構成され、電極(13')はアース電位に保たれている。

【0043】このように構成された光学変調素子を図16(a)の如き一定のリセットおよび書き込み電圧101,102を有する信号で連続的にアクティブ駆動したときの書き込み電圧-透過率(V-I)特性を図4に41で示した。図17の104,105に相当する従来のポリイミドラビングセルのV-T特性42と比較すると、本実施例のV-T特性41は明らかにヒステリシスが減少していることがわかる。

【0044】図5に黒リセット放置時間を変化させた時の全白書き込み応答時間の相関を示す。図5において、51は本実施例の配向膜を用いた光学変調素子の応答時間(図4の特性41に対応)、52は従来のポリイミド

ラビング配向膜を用いた光学変調素子の応答時間（図4の特性42に対応）である。上述した不安定性が、本実施例の配向膜を用いることで明らかに解消していることがわかる。

【0045】図6は一定時間「黒」放置した後、「白」中間書き込みをしたときの透過率変化を示す。図中、61は本実施例の光学変調素子の透過率変化である。従来のポリイミドラビング配向膜を用いた素子の透過率変化62と比較して、上述のフェーディング現象が極めて少なく、ほとんど見られないことがわかる。

【0046】本実施例による上述した強誘電性液晶の階調表示を行なう際に生じる問題点の解消の理由は以下のように説明される。すなわち、図3に模式的に示したように、SiO斜方蒸着により成膜したSiOのカラム9はいわゆる『隙間構造』を有しているために、電極13が部分的に露出しており、このため、液晶層11との界面で導電性が生じており、図3に示すように強誘電性液晶層にかかる書き込み電圧V_w（図16（a））とリセット電圧V_RとのDCアンバランスにより生ずるイオン2（この場合マイナスイオン）の電極上への蓄積が生じたとしても、この界面での電子eの授受により、上記イオンが中和されると考えられる。この中和現象は画素電極13に対向するアース電極13'においても同様に生じていると考えられる。したがって前述した従来例の如きイオンの配向膜面上への蓄積により発生する坑電界が形成されないためによると考えられる。

【0047】次に、本実施例の光学変調素子の配向状態を偏光顕微鏡により観察したところ、均一なユニフォーム配向となっていた。またチルト角を測定したところθ_a=14~14.5°であり、注入した強誘電性液晶のコーン角θが15°程度であることから考え、ほぼ強誘電性液晶のコーン角に近いところまで素子のチルト角がひらいていることがわかった。さらに基板14、14'そして80μm厚の薄膜ガラスを用いて同様の素子を作製し、X線回折法により層構造を測定した。そのX線回折パターンを図7に示す。図7において回折ピークが1つのみ見られることから、本実施例の光学変調素子の層構造は図8に図示する如く、斜めブックシェルフ構造となっていることがわかる。

【0048】実施例2

SiOのかわりにZrO₂を用いて、実施例1と同様の斜方蒸着配向膜を実施例1と同様の装置で成膜した。ベース圧~10⁻⁷torr.、蒸着速度5Å/sec、図2のθは85°、斜方蒸着膜カラム長は400Åであった。

【0049】上記配向膜を用いて素子化を実施例1と同様に行ない、配向状態ならびにV-T特性のヒステリシス、不安定性およびフェーディング現象を測定した。その結果、配向は均一なユニフォーム配向であり、ヒステリシス、不安定性およびフェーディングが大幅に減少し

ていることを確認した。

【0050】実施例3

SiOのかわりにTiO₂を用いて、実施例1と同様の斜方蒸着配向膜を実施例1と同様の装置で成膜した。ベース圧~10⁻⁷torr.、蒸着速度5Å/sec、図2のθは85°、斜方蒸着膜カラム長は400Åであった。

【0051】上記配向膜を用いて素子化を実施例1と同様に行ない、配向状態ならびにV-T特性のヒステリシス、不安定性およびフェーディング現象を測定した。その結果、配向は均一なユニフォーム配向であり、ヒステリシス、不安定性およびフェーディングが大幅に減少していることを確認した。

【0052】実施例4

図9は本発明の第4の実施例に係る液晶表示装置用アクティブマトリクス基板を示す。図中、601は行電極、602は列電極、603は絵素電極である。604は薄膜トランジスタで、列電極上、行電極と列電極の交差部分に隣接して配置されている。斜方蒸着の蒸着方向を列方向（図の上下方向）に平行に行なう。薄膜トランジスタ604のある突起部分が柱となりその影には配向膜は形成されないが、配向膜欠陥は、図中605のように、列電極602上に形成される。この基板を用いてパネルを作製した場合、配向膜が形成されなかることによる配向欠陥は列電極602に隠れる。また、前記配向膜欠陥605を核に配向欠陥が図中606のように広がっても両電極上に隠れる。したがって、配向膜欠陥605による配向欠陥は画素に影響を与えず、以下の効果を挙げることができる。

【0053】配向膜が形成されなかることにより形成された配向欠陥は電極上に隠れ高コントラストの画像を得ることができる。

【0054】薄膜トランジスタが電極上にすることにより、有効画素領域が広がり、開口率を高くすることができる。

【0055】実施例5

次に、本発明の第5の実施例について図10を参照しながら説明する。図中601は行電極、602は列電極、603は絵素電極である。604は薄膜トランジスタで、行電極上にある。斜方蒸着の蒸着方向を行電極に平行に行なう。このときトランジスタ604のある突起部分の影となり形成された配向膜欠陥は、図中605のように形成される。この基板を用いてパネルを作製した場合、配向膜が形成されなかることによる配向欠陥は行電極601に隠れる。また前記配向膜欠陥605を核に配向欠陥606が形成されても、行電極内に含まれる。したがって絵素電極内に及ぼす影響は抑えられ、開口率も高くなり、高輝度、高コントラストの画像が得られる。

【0056】実施例6

次に本発明の第6の実施例について図11を参照しながら説明する。図中601は行電極、602は列電極、603は絵素電極である。604は薄膜トランジスタで、行電極と列電極の交差部分に隣接した絵素電極の角に位置している。斜方蒸着の蒸着方向を絵素電極の対角線方向に行なう。このときトランジスタ604のある突起部分の影となり形成された配向膜欠陥は、図中605のように形成される。この基板を用いてパネルを作製した場合、配向膜が形成されなかつことによる配向欠陥は両電極に隠れる。また前記配向膜欠陥に605を核に配向欠陥606が形成されても、両電極内にほとんど含まれる。したがって絵素電極内に及ぼす影響は最小限に抑えられ、開口率も高くなり、高輝度、高コントラストの画像が得られる。

【0057】実施例7

次に本発明の第7の実施例について図12を参照しながら説明する。図中601は行電極、602は列電極、603は絵素電極である。604は薄膜トランジスタである。斜方蒸着の蒸着方向を絵素電極の対角方向に行なう。このときトランジスタ604のある突起部分の影となり形成された配向膜欠陥は、図中605のように形成される。図中III-IVの断面図を図13に示す。図中604は薄膜トランジスタ突起部分、602は列電極である。また θ は、蒸着粒子入射角度である。配向膜欠陥の長さ l は、 $l = d / \tan \theta$ となり、列電極内におさまる。この基板を用いてパネルを作製した場合、配向膜が形成されなかつことによる配向欠陥は列電極に隠れる。また前記図12の配向膜欠陥605を核に配向欠陥606が形成されても、列電極602内にほとんど含まれる。したがって絵素電極内に及ぼす影響は最小限に抑えられ、開口率も高くなり、高輝度、高コントラストの画像が得られる。

【0058】

【発明の効果】以上説明したように本発明の第1の態様によれば、強誘電性液晶を用いた階調表示光学変調素子において、配向膜にSiOなどの斜方蒸着膜を用い、かつ該配向膜を直接電極面上に設けることで、配向が均一ユニフォーム配向で強誘電性液晶を用いたアクティブマトリクス駆動階調表示特有のV-T特性のヒステリシス現象、不安定性およびフェーディング現象をほぼ解消させる効果がある。

【0059】また、本発明の第2の態様によれば、光学変調素子用アクティブマトリクス基板に斜方蒸着による配向膜を形成する際、アクティブマトリクス駆動用の薄膜トランジスタによる突起の影が基板上の行電極あるいは列電極内におさまるかあるいはほとんどおさまるようにな該薄膜トランジスタな配置にしたため、絵素電極内に配向欠陥が入り込みず、輝度、コントラストともに良好

な画像表示を行なうことができる。

【図面の簡単な説明】

【図1】 本発明の一実施例に係る光学変調素子の基本的な構成図である。

【図2】 図1の配向膜を作製する装置の構成図である。

【図3】 図1の光学変調素子における配向膜の形状をあらわす図である。

【図4】 図1の光学変調素子のV-T特性曲線を従来の素子のV-T特性曲線と比較して示すグラフである。

【図5】 図1の光学変調素子において黒リセット放置時間を変化させた時の全白書き込み応答時間の相関を示すグラフである。

【図6】 図1の光学変調素子において一定時間「黒」放置した後、「白」中間調書き込みをしたときの透過率変化を示すグラフである。

【図7】 図1の光学変調素子における配向膜の層構造を示すX線回折パターンである。

【図8】 上記層構造を模式的に示す構造図である。

【図9～12】 それぞれ本発明の他の実施例に係る液晶表示装置用アクティブマトリクス基板における電極、薄膜トランジスタ、配向膜欠陥および配向欠陥の配置を示す図である。

【図13】 図12の薄膜トランジスタ部の(III-I-V)断面図である。

【図14～18】 それぞれ従来技術の説明図である。

【図19】 上記従来技術における不安定性の現象図である。

【図20】 上記従来技術における不安定性の説明図である。

【図21】 従来のアクティブマトリクス基板における図9等と同様の配置を示す図である。

【図22】 図21の薄膜トランジスタ部の(I-II)断面図である。


【図23】 斜方蒸着法の説明図である。

【図24, 25】 強誘電性液晶を用いた光学変調素子の原理説明図である。


【符号の説明】

10, 10' : 斜方蒸着配向膜、11 : 強誘電性液晶層、13, 13' : 透明導電膜、14, 14', 21 : 基板、20 : 真空チャンバ、22 : 蒸発源、23 : 蒸発源の電源、24 : スリット、25 : ローラ、26 : ロータリーポンプ、27 : メカニカルプースターポンプ、28 : クライオポンプ、29, 29' : バルブ、601 : 行電極、602 : 列電極、603 : 絵素電極、604 : 薄膜トランジスタ、605 : 配向膜欠陥、606 : 配向欠陥。


【图 1】




[図 8]




【図2】



[図3]



[図18]




104に相当




105に相当


[図 5]




【图6】




【図4】




【図7】




【図9】




【図10】




【図13】




【図11】




【図12】




【図14】




【図15】




【図16】




【図17】




【図19】




【図20】




【図22】




【図21】




【図23】



【図24】



【図25】



フロントページの続き

(72) 発明者 村上 智子
東京都大田区下丸子3丁目30番2号キヤノ
ン株式会社内

(72) 発明者 丸山 朋子
東京都大田区下丸子3丁目30番2号キヤノ
ン株式会社内